semiconductor verification
半導體驗證分析服務
 首頁 / 半導體驗證分析服務 / 靜電防護能力測試

靜電防護能力測試

半導體產品ESD靜電防護能力測試
靜電是環境中的自然現象,是電荷在物體中的不平衡分布的一種現象。物體帶電後,電荷會保持在物體上,故稱為靜電。靜電積累之後,當物體電位不同,電荷通過瞬間電流發生轉移的過程即為放電。
半導體產品具有非常細小的線路,為了避免晶片在生產或使用過程中被靜電放電所損傷,在積體電路內皆有製作靜電放電防護電路。隨著半導體產業先進製程發展推進,晶片尺寸不斷縮小,ESD耐壓能力是否同步提升,在靜電防護的能力上也備受挑戰,ESD測試是半導體產品先期品質驗證的重要關鍵指標。
服務項目
Service Items
1
人體靜電放電測試(HBM) / 機械靜電放電測試(MM)
2
充電放電測試(CDM)
3
閂鎖測試(Latch-up)
4
傳輸線脈衝測試(TLP)
5
產品壽命預估

靜電防護ESD測試類別

人體靜電測試 (HBM,Human Body Model):模擬因人體在地上走動磨擦或其他因素,在人體上已累積了靜電,當此人去碰觸到晶片時,人體上的靜電便會經由晶片的pin腳進入晶片內,再經由晶片放電到地去,瞬間產生的電流可能造成晶片的損毀。
機械靜電測試 (MM,Machine Model):模擬機器設備本身累積了靜電,當此機器去碰觸到晶片時,該靜電便經由晶片的pin腳放電。因機械其等效電阻為0歐姆,因此瞬間產生的電流更大,對晶片的破壞力也強。但目前標準規範大都已經取消了MM靜電測試模式。
充電放電測試 (CDM,Charged Device Model):此模式是指晶片先因磨擦或其他因素而在內部累積了靜電,但在靜電累積的過程中並未被損傷。當此帶有靜電的晶片在使用時,其pin腳碰觸到接地面時,晶片內部的靜電便會經由pin腳自晶片內部流出來,而造成了放電的現象。 另外,車用電子AEC-Q100-011特別強調corner pin的概念,認為有尖端放電的問題,因此測試定義上提高了允收規格,corner pin允收規格得≧750V,如下圖說明:
HBM、MM、CDM三種測試之放電時間與電流的比較圖:人體靜電模式(2 KV),機器靜電模式(200V), 與元件充電模式(1 KV)放電電流的比較圖。

Latch-up閂鎖測

所謂的閂鎖效應Latch-up,是指瞬間電流被鎖定或者放大,而造成晶片在電源與對地之間造成短路,而因為大電流損傷晶片。由於目前半導體電路設計密度越來越高,電壓或電流的瞬間變化對於晶片的損傷也越趨嚴重。此外,目前半導體業界部分認為客退品中經常出現的EOS (Electrical Over Stress) 問題與閂鎖測試有相當程度關聯,因此此項測試變得非常重要。
閂鎖測試主要參考JEDEC 78規範以及AEC-Q100-004之定義,其中在車用電子的測試中,定義必須使用Class II,即最高環境溫度條件 (Maximum Operation Temperature),較傳統常溫更為嚴格。

TLP傳輸線脈衝測試

傳輸線脈衝(TLP,Transmission Line Pulse)測試,屬於半導體產品靜電放電的先期模擬方法。TLP透過每次使用一個脈衝條件,已獲得一個I-V點的方式,持續的施加下,直到漏電(leakage)超過規格值為止。
TLP測試過程中經常會有snapback的現象。snapback的保護裝置在Vt1有一個t1觸發點。在ESD瞬間放電能量持續地進入保護裝置時會使得保護裝置的特性曲線進入snapback區域。ESD瞬間放電能量再持續地進入保護裝置時亦會使得保護裝置的特性曲線形成一個低阻抗放電路徑用來排出ESD瞬間放電的能量。當電壓與電流持續上升到It2,此為晶片可承受最大電流,又稱為二次擊穿點,晶片將無法恢復原本的特性。
 
華證科技ESD實驗室,擁有完整的服務種類,目前使用的設備包括了ThermoFisher的MK2、MK4、Orion2、Orion3,目前也引進了日本新一代的Hanwa ESD測試機台。除台灣新竹外,在上海張江高科技園區,嘉定區國家傳感器中心,均有服務機台,可提供客戶快速的驗證服務。此外,在上海張江分公司更配置了TLP,可以協助研發人員在第一時間驗證晶片ESD保護設計的完整性,協助客戶產品快速進入市場。
技術業務窗口
Customer service
張先生
ESD測試工程
03-6669700 ext. 6231
esd.tw@cti-vesp.com

TOP
諮詢信箱
您好,若您對我們有任何疑問或建議,歡迎您撥打+886-3-666-9700 #9 或至以下表單留言我們將盡速回覆您,謝謝!
* 公司名稱
* 電話
*E-mail
諮詢項目(可複選)
其它Others
*訊息
*驗證碼